电子触发器的触发方式

　　触发方式是研究触发器翻转时刻与时钟脉冲间的关系，在各类触发器中，存在三种触发方式：电平触发方式、主从触发方式、边沿触发方式。

　　1．电平触发方式

　　电平触发方式分为二种：高电平触发方式（在时钟脉冲C=1期间翻转）；低电平触发方式（在时钟脉冲C=0期间翻转）。

　　电平触发方式结构简单、触发速度快。在时钟信号有效电平期间（C=1或C=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。在时钟信号无效电平期间，触发器状态保持不变。因此，在时钟信号有效电平宽度较宽时，触发器会连续不停地翻转。如果要求每来一个C脉冲触发器仅翻转一次的话，则对时钟脉冲的有效电平的宽度要求极为苛刻，所以实际中应用并不广泛。

　　前面介绍的可控RS触发器就属于高电平触发方式。

　　2．主从触发方式

　　主从型JK触发器、由主从型JK触发器转换的各种功能的触发器都属于这种触发方式。这种触发方式的工作特点是：克服了在C有效电平期间多次翻转现象，具有一次翻转特性。就是说，在C有效电平期间，主触发器接受了输入信号发生一次翻转后，主触发器状态就一直保持不变，也不再随输入信号J。K的变化而变化。一次翻转特性有利有弊：利在于克服了空翻现象；弊是带来了抗干扰能力差的问题。

　　前面已经较为详细地介绍了主从型JK触发器的原理。为说明其一次翻转特点，我们看这样的一个例子。

　　图1是主从型JK触发器可能的一种工作情况。

　　图中J。K在CP=1期间状态有变化（扰动），Q1、Q的波形分别是其主触发器、从触发器的输出端波形。从中可看出，在C下跳时，从触发器的状态跟随此时刻主触发器的状态。如果在C=1期间，主触发器发生一次翻转后，输入端JK又发生了变化，由于从触发器并未发生变化，故主触发器不会再发生变化，这就是一次翻转特性。因此，在时钟脉冲下降沿到达时，从触发器接受这一时刻主触发器的状态，若忽视了它主从触发方式，就有可能得出触发器状态翻转与其状态表不一致。为此，要求在C=1期间，输入信号JK不发生变化，这使得主从型JK触发器的使用受到限制。若将上述波形中J、K波形在C=1期间的变化看成是干扰，则主从型JK触发器不能抑制这一干扰，出现误翻转。

　　3．边沿触发方式

　　为了免除C=1期间输入信号不许扰动的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时刻发生翻转，而在C=1或C=0期间，输入端的任何变化都不影响输出。比如前面介绍过的维持阻塞型的D触发器。除此以外，当然也有边沿触发的JK触发器。

　　如果翻转发生在上升沿就叫“前边沿触发或正边沿触发”。如果翻转发生在下降沿就叫“后边沿触发”或“负边沿触发”。

　　为区分主从和边沿触发两种方式，在状态表中常采用图2两种表示法。主从触发方式在功能表中一般用“”表示；边沿触发方式用“（正边沿）”“ （负边沿）”。

　　表示。在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。由于边沿触发抗干扰能力强，且不存在空翻，所以应用较广泛。

　　和TTL门电路一样，由CMOS传输门也可构成基本RS触发器、JK触发器、D触发器等；但和TTL门电路不同的是，由CMOS传输门构成的各类触发器一般为边沿触发器。下面以CMOS D触发器为例讨论。

　　图1所示的是CMOS D触发器的逻辑图。传输门TG1，TG2和“非”门G1，G2组成主触发器；TG3，TG４和TG3，G4组成从触发器。TG1和TG3分别作为主触发器和从触发器的输入控制门。C和是互为反量的时钟脉冲，在它们作用下TG1，TG４和TG2，TG3不会同时开通和关断，以保证主触发器和从触发器一开一闭。

　　值得注意的是，虽然本例CMOS D触发器结构上是主从形式，但其触发方式却是边沿型，而非主从型。

　　（1）当C=1时

　　TG1开通而TG2关断，D输入信号送入主触发器，使，Q'=D。同时，TG3关断而TG４开通，从触发器与主触发器之间的联系被TG3切断，从触发器保持原状态不变。

　　（2）当C=0时

　　TG1关断而TG2开通，主触发器切断了与D端的联系，并保存了TG1关断前的状态。同时TG3开通而TG4关断，主触发器的状态送入从触发器，使输出端Q=D，。

　　由上分析可见，图1的D触发器是在脉冲C的负边沿触发的。如将所有传输门上的互为反量的时钟C和对调，可改为正边沿触发方式。

　　集成寄存器的种类很多。在这里介绍一种具有多种功能的中规模集成电路74LS194。它是具有左移、右移、清零、数据并入、并出、串入、串出等多种功能双向移位寄存器。其逻辑功能状态表如表1，外引线排列如图1所示。

　　QAQBQCQD：并出；ABCD：并出；R：右移串入； L：左移串入S1S2：方式选择； ：清零；CP：移位脉冲

　　在计算机系统和数字控制系统中，有许多操作需要按次序分别顺序工作，这就需要用顺序脉冲发生器产生一系列节拍脉冲对各部分进行控制，以协调各种操作。例如，用74LS194可构成常用的两种四位脉冲分配器：环形计数器和扭环计数器。它们的管脚电路接法如图2所示。

　　（1）环形计数器

　　工作前首先在S1端加预置脉冲，使S1S0=11，寄存器处在并入状态，ABCD的数码1000在CP移位脉冲作用下并行存入QAQBQCQD。预置脉冲过后，S1S0=01，寄存器处在右移状态，然后每来一个脉冲，QA～QD循环右移移位。从QA～QD每端均可输出系列脉冲，但彼此相隔一个CP脉冲宽度，波形如图3（a）。

　　（2）扭环形计数器

　　此扭环形计数器是自起动脉冲分配器。工作时首先用端清零，然后在CP移位脉冲作用下，从QA～QD每端均可输出系列脉冲，工作波形如图3（b）。

　　所谓任意进制的计数器就是指n进制计数器，即来n个计数脉冲，计数器状态重复一次。一般分析方法是：首先判断是同步方式还是异步方式；然后根据端子逻辑关系表达式填写状态表或画工作波形；最后根据几个脉冲循环断定是几进制。

　　较常见的CT74LS290芯片就是二-五-十多选择进制计数器。

　　其逻辑图、外引线排列图、功能表如图1（a）、（b）所示。

　　R0（1）和R0（2）是清零输入端，由图1（c）的功能表可见，当二者均为“1”时，将四个触发器清零；相类似，S9（1）和S9（2）置9输入端。注意，清零时要求S9（1和S9（2）中至少有一个为0；而置9时可任意。下面按二、五、十进制三种情况来分析。

　　逻辑关

　　如图1所示，为CMOS积分型单稳态触发器。其中R和C构成积分延时环节，G1门和G2门是CMOS“或非”门，故因此而得名。

　　（1）稳定状态与暂稳状态

　　当触发脉冲有效电平（低电平）到来前，I约为VDD，其逻辑值为1；O1约为0V，其逻辑值为0。由于G2门的两个输入端I均为1，则A为0，故输出O为0。只要触发器脉冲的有效电平未到，这个状态就不变，所以0态是稳定状态。

　　当触发脉冲有效电平来临，I为0，故O1变为1。我们知道电容两端电压不能跃变，故A仍暂时保持为0。这期间G2门的两个输入端全为0，故其输出O变为1。这之后，电容C要通过电阻R和G1门放电，A电位逐渐上升，当升至MOS管的开启电压VGS（th）时（输入的有效电平宽度应该大于暂态持续时间tp），O又变为0，所以1态是暂稳状态，暂稳状态持续时间

　　（2）RC电路的恢复

　　这以后，只要输入脉冲有效电平尚在，电容C就继续放电。当有效电平消失时即I由0变为1，O1就由1变为0，这时电容C通过R和G1门又开始充电，当RC电路充电完毕便完成恢复工作，为下一次的暂态翻转做好准备。

　　图2为上述单稳态触发器的波形图。

　　集成单稳态触发器种类很多，如74LS123。该芯片内有两个独立的单稳态触发器，外引线排列和外接元件RT、CT的接线图1

　　端子A、B分别为负脉冲下降沿和正脉冲上升沿边沿触发端。Q和 分别输出一定宽度tp的正脉冲和负脉冲，为清零端，也可作为触发端使用。功能表如表1。

　　表1 74LS123型单稳态触发器功能表

　　74LS123输出脉冲的宽度有三种控制方法：

　　a. 基本脉冲宽度由外接电阻RT、电容CT决定，当CT>1000pF时，脉宽tp应为： tp=0.45RTCT （其中：单位RT：kΩ；CT：pF；tp：ns）

　　b. 在端加清零负脉冲，可提前终止输出脉冲，如图2。

　　c. 通过在A端或B端加再触发脉冲，可使输出脉冲的宽度加宽，如图3。

　　由于这种单稳可以通过再加触发脉冲增大输出脉冲的宽度，所以，它被称为可再触发式单稳触发器。

　　利用逻辑门电路的传输延迟时间，将奇数个与非门首尾相接，就可以构成一个基本环形振荡器。以三个“与非”门为例，如图1所示。设某一时刻电路的输出端vO3为1，经过1个传延迟时间tpd后 vO1为0，经过2个传延迟时间tpd后 vO2为1，经过3个传延迟时间tpd后 vO3为0。如此自动反复，于是在输出端得到连续的方波，且周期为6tpd。这种电路简单，但由于门电路的传输延迟时间很短，因此这种振荡器的振荡频率极高且不可调，所以实际中用处不大。

　　RC环形多谐振荡器是在图1电路中加入RC环路，如图2所示。它不但增大了环路延迟时间，降低了振荡频率，而且通过改变RC的数值可以调节振荡频率。其中Rs是限流电阻，值不大，约100 。由于加入RC环路电路的振荡周期大大增加，逻辑门电路的传输延迟时间同其相比可忽略，于是各点波形如图3。

　　（1）第一个暂稳状态（t1～t2）

　　设在t1时 vI1（ vO）由0上跳到1，则 vO1（vI2）由1下跳到0、 vO2由0上跳到1。根据电容C的电压不能跃变的特点知必定引起一个RC电路的暂态过程。

　　首先，vI3必定跟随vI2下跳。这个负跳变（因为RS很小之故，可近似认为就是G3门的输入电压）保持vO为1。

　　其次，由于vO2为高电平、vO1为低电平，故有电流通过电阻R对电容C进行充电，并使vI3逐渐上升。在t2时vI3上升到门电路的阈值电压VT，使vO（vI1）由1下跳到0，则vO1（vI2）由0上跳到1，vO2由1下跳到0。 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 （2）第二个暂稳状态（t2～t3）

　　首先，和第一个暂稳状态相似，各门电路的状态发生上述翻转后，由于电容电压不能跃变之故，vI3必定跟随vI2上跳。这个正跳变保持vO为0。

　　其次，由于vO2为低电平、vO1为高电平，电容C经R及G2门开始放电，并使vI3逐渐下降。在t3时vI3下降到VT，使vO（vI1）又由0上跳到1，开始重复第一个暂稳状态。

　　由于电容C的充、放电在自动地进行，故在输出端vO得到连续的方波，其频率由电容的充放电的时间常数决定。由于电容充放电回路不完全相同，故充电时间常数与放电时间常数有所区别。如采用的是TTL门电路，经过估算，震荡周期约为

　　图1是另一种使用较多的方波发生器电路，由两个“非”门组成，每一个“非”门输出端与输入端之间连有一个电阻R=R1=R2，电阻阻值恰好使“非门”内的晶体管工作在放大区，一般取800Ω～2kΩ。这样，两个“非”门通过电容C=C1=C2交叉耦合形成反馈环路，相当于两级放大器经RC耦合一样，形成正反馈回路并产生振荡，波形如图2所示。

　　如果因电源电压波动或其它原因使v1有微小的正跳变，则由于“非”门工作在放大区，且电路具有正反馈环，迅速使G1饱和导通，vO1输出低电平。因为电容C1电压不能越变使vI2下跳，这个负跳变使门G2截止、vO1输出高电平，电路进入第一个暂稳态：由于vO1为低电平、vO2为高电平，有电流经R2对C1充电，并使vI2电位随之上升，当上升到阈值电压VT时，门G2饱和导通，vO2输出低电平。接着，同样地，电容C2电压也不能越变，使vI1出现下跳，这个负跳变使门G1截止、vO1输出高电平，电路进入第二个暂稳态：同样地由于vO1为高电平、vO2为电平低，有电流经R1对C2充电，同时C1经R2开始放电，随着充放电过程的进行，vI1电位随之上升，当上升到阈值电压VT时，门G1再次翻转，电路进入第一个暂态过程，如此反复。

　　输出方波的周期由电容充、放电时间常数（R1C１+R２C2）决定。当R=R1=R２、C=C１=C2时，振荡周期可如下近似计算：，

　　前述的两种多谐振荡器有一个共同特点：在门电路阈值电压VT确定时，振荡周期由阻容元 件RC充放电和来决定。这表明振荡周期易受环境温度、元件性能、电源波动等因素的影响，从而使振荡频率的稳定性受到一定的限制。为此，常采用在多谐振荡器中串接石英晶体，组成如图3所示的石英晶体振荡器。石英晶体可以等效成一个RLC串联谐振电路，其谐振频率便是极其稳定的晶体固有频率f0。石英晶体对该频率的阻抗近似等于零，而良好的选频特性使得晶体对离开谐振频率f0的其它频率具有较大的阻抗。如图3所示，将晶体与C2串接，这样只有频率为f0的信号满足正反馈条件，使之迅速起振。因此该电路的振荡频率由石英晶体本身的极其稳定的固有频率f0所决定，与其他元件的参数无关，使得输出方波的频率极其稳定，在数字电路中得到广泛应用。

　　常用的555定时器有TTL定时器5G555和CMOS定时器CC7555等，二者外引线编号和功能是一样的。图1示出555定时器的内部结构原理图和外引线排列图。

　　555定时器含有两个电压比较器C1和C2、一个由“与非”门组成的基本RS触发器、一个放电晶体管T以及由三个5kΩ的电阻组成的分压器。加在C1同相输入端的参考电压为 VCC，加在C2反相输入端的参考电压为VCC。外引线端的功能如下：

　　管脚1（GND）：接地参考端；管脚2（TL）：低电平触发端，由此输入外触发脉冲。当2端的输入电压高于VCC时，C2的输出为1；当输入电压低于VCC时，C2的输出为0，使基本RS触发器置1。

　　管脚3（OUT）：输出端，输出电流可达200mA，因此可直接驱动继电器、发光二极管、扬声器、指示灯等。输出高电压低于电源电压 VCC约1～3V。

　　管脚4（ ）：复位端，由此输入负脉冲，触发器直接复位成0。

　　管脚5（CO）：电压控制端，在此端可外加一电压以改变比较器的参考电压。为防止干扰的引入，不用时应经电容（0.01uF）接地。

　　管脚6（TH）：高电平触发端，由此输入外触发脉冲。当6端的输入电压低于 VCC时，C1的输出为1；当输入电压高于 VCC时，C1的输出为0，使基本RS触发器复位成0。

　　管脚7（D）：放电端，受控于RS触发器的端，当=0时，T截止；当=1时，T导通，若7脚外接电容C，则该电容可通过三极管T放电。

　　管脚8（VCC）：电源端，可在4.5～18V范围内使用。

　　在外触发脉冲作用下的工作状态见表1。

　　表1 555集成定时器功能状态表

　　图1是由555定时器组成的单稳态触发器。R和C是外接元件，触发脉冲由2端输入。工作原理如下：

　　触发信号vI是一负脉冲。当触发脉冲尚未输入时，vI为高电平且vI>VCC，比较器C2的输出为1。若，则晶体管T饱和导通，电容C通过T放电，直至当vC

　　若在t1时输入幅值低于VCC的触发负脉冲，则C2的输出为0，将RS触发器置1，v0由0变为1，电路开始进入暂稳状态。此时晶体管T由于=0而截止，电源对电容C充电。即使在t2时刻触发负脉冲已消失，C2的输出变为1=，但为低电平有效，故电源对电容C的充电继续进行。直到t3时 ，C1的输出为0，才使触发器翻转到 稳定状态。此后电容C迅速放电。可见，Q=1、输出v0为高电平，是暂稳状态。

　　输出的矩形脉冲，其宽度由暂稳状态持续时间决定 tP=RCln3=1.1RC，改变RC的值，可改变脉冲宽度tP。

　　图1是由555定时器组成的多谐振荡器。R1、R2、C是外接元件。

　　电源VCC经电阻R1、R2对电容C进行充电，vC开始上升，直至VCC时，比较器C1的输出为0，将触发器复位成0，即vO为0。由于这时晶体管T因=1而导通，故电容C通过R2和T放电，于是vC开始下降。直至到 VCC时，比较器C2的输出为0，将触发器置1，即vO由0再次上跳为1。晶体管T因=0而截止，此后VCC又经R1和R2对电容C充电，重复上述过程。可见，无论输出端vO为1还是为0，都是暂稳状态，输出电压vO为连续的方波信号。 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 电容C从VCC充电到VCC过程中形成的暂稳态脉冲宽度tP1为

　　tP1 （R1+R2）Cln2=0.7（R1+R2）C

　　电容C从VCC放电到VCC过程中形成的暂稳态脉冲宽度tP2为：tP2 R2Cln2=0.7R2C

　　所以，振荡周期为：T=tP1+tP2 0.7（R1+2R2）C

　　振荡频率为：　f=

　　由555定时器组成的振荡器，最高工作频率可达300kHz。

　　输出波形的占空比：

　　图2 是占空比可调的多谐振荡器。图中电位器RP用于调节充放电时间常数，　　D1和D2两只二极管起到隔离电容C的充电、放电路的作用。充电回路（ VCCD1C地）的时间常数

　　放电回路（CD2地）的时间常数

　　方波的占空比

　　用555也可以组成双稳态RS触发器。如图1所示，6脚为R端，高电平有效，2脚为 端，低电平有效。（这种方式不同于前面介绍的基本RS触发器，应给予注意。）当R端出现正脉冲（ ）时，Q=0；而 端出现负脉冲（ ）时，Q=1。

　　1．安全保护电路

　　在某些由电动机拖动的机械设备中，需要保证有关人员的操作安全。希望当操作人员身体不慎处于机械（如：刀具等）所及的范围时，安全保护电路可以使电机停转。图1就是这样一类的安全保护电路。图中的基本RS触发器由“或非”门组成，输入端子R、S是高电平有效，与前述的由“与非”门组成的基本RS触发器不同，其状态表如下表所示。

　　当操作人员的身体进入危险区时，会遮住光电二极管D1的光线，迫使其电阻值升高。这样造成晶体管T1截止，则T1的集电极为高电位并将触发器置1，从而使晶体管T2导通，电流继电器KA线圈来电，其常开触点断开电动机的控制电路，电动机停转。若当身体撤除危险区时，则T1导通，其集电极电位即SD为0，但此时RD也为0，触发器状态没有改变。须手作RD端子处的复位开关使触发器复位，才能使T2截止，继电器的常闭触点恢复闭合。

　　2．混合冗余系统

　　混合冗余系统是以多数表决器为核心，当工作模块故障时能自动切除，并投入备用模块的数字系统，它具有极高的可靠性，广泛大应用在要求可靠性很高的数字系统。图2示出H（3，1）混合冗余系统的电路图，它由三个工作模块、一个备用模块、“与”门及“或”门组成的开关电路、2/3表决器和差错检测器、3个基本RS触发器组成。工作模块和备用模块功能完全一样，表决器的输出Y为系统的输出，其值等于三个模块表决结果。差错检测器由"同或"门电路组成，当模块输出xi（i=1，2，3）与系统的结果Y一致时，差错检测器输出为1，否则为0。

　　工作时首先通过 使三个触发器清0，通过3个开关电路切断备用模块与表决器的通道。由于＝1，三个工作模块均正常时，差错检测器输出为1，三个触发器的状态都不变。若任一个工作模块（如m3）发生故障，表决器的输出Y仍为正常工作模块（m1、m2）的值，但与故障模块m3相连的“同或”门输出为0，使相应的基本RS触发器 ，切除故障模块，并且由于Q=1，起用备用模块m4。这时表决器的输入仍为三个正常的模块（m1、m2、m4），系统仍可以进行2/3表决。可以看出，在这种系统允许两个模块相继发生故障，而系统Y仍为正常值，故系统的可靠性得到提高。

　　3．四选一电路

　　如图3（a）是利用CT74LS175芯片（四上升沿边沿D触发器）和逻辑门组成四选一电路，应用于游艺活动中竞猜和抢答场合。CT74LS175外引线排列如图3（b）所示，注意该芯片的清零端 和时钟脉冲C是四个D触发器共用的。

　　竞猜前先清零，于是四个D触发器的输出端1Q～4Q均为0，用于被选中指示的发光二极管都不亮；1 ～4 均为1，“与非”门G1输出为0，蜂鸣器不响。经“非”门G2反相后输出为1，打开G3门，于是时钟脉冲C经G3进入各D触发器的C端。当S1～S4均未按下时，D1～D4输入均为0，故触发器状态保持不变，到此四选一电路准备工作完成。

　　竞猜开始后，若S3首先按下，则D3输入为1和继而Q3变为1，相应的发光二极管LED3亮；因3变为0，“与非”门G1的输出为1，于是扬声器发出声响，表明该电路选中S3。与此同时，通过G2门输出为0封锁G3，使时钟脉冲C不能G3进入D触发器，从而闭缩其他按扭S1、S2、S4使之失效。在下一次竞猜前，应通过清零使各触发器复位。

　　若在触发器输出端Q１～Q4接晶体管放大电路后，也可驱动继电器，通过触点可控制其他的功率大些的负载，用来指示抢答的结果。

　　环形计数器和扭环形计数器。若需要更多路的顺序节拍脉冲，可以考虑在上述两种脉冲分配器上加以译码电路，组成顺序脉冲发生器。

　　如图1所示，是由自起动脉冲发生器和译码电路组成的移位寄存器型的顺序脉冲发生器，表1是该电路的状态表，节拍脉冲输出Z0～Z7的工作波形见图2。

　　表1顺序脉冲发生器状态表

　　图1是数字电子钟的原理电路。

　　石英晶体振荡器和六级十分频器组成标准秒发生电路。其中“非”门用作整形以进一步改善输出波形。利用二-十计数器的第四级触发器Q3端输出脉冲频率是计数脉冲的1/10，构造一级十分频器。如果石英晶体振荡器的震荡频率为1MHz，则经六级十分频后，输出脉冲的频率为1Hz，即周期为1s，即标准秒脉冲。

　　标准秒脉冲进入秒计数器进行六十分频后，得出分脉冲；分脉冲进入分计数器再经六十分频后得出时脉冲；时脉冲进入时计数器。时、分、秒各计数器经译码显示出来。最大显示值为23小时59分59秒，再输入一个脉冲后，显示复位成零。比如，计数器可选74LS161芯片、译码器可选74LS248、显示器可选LC5011-11。

　　校“时”和校“分”的校准电路是相同的，今以校“分”为例。“与非”门G１、G２、G3构成一个二选一电路。正常计时时，通过基本RS触发器打开“与非”门G１而封闭G２门，这样秒计数器输出的脉冲可经G１、G3进入分计数器，而此时G２由于一个输入端为0，校准用的秒脉冲进不去。在校准“分”时，按下开关S1，情况正好适反：G１被封门而G２打开，标准秒脉冲直接进入分计数器进行快速校“分”。

　　1．脉宽调制器

　　利用555芯片组成的脉宽调制器如图1(a)所示，555按单稳态方式工作，在电压控制端5外加电压vR如图1(b)所示，使555内部的比较器C1基准电压不是恒定的 VCC，而是一个三角波。在连续负脉冲vI触发下，随着vR的增大，电容CT充电时间增加，输出电压vO的脉冲加宽。同样，当vR越过最大值，随之减小，电容CT充电时间减小，输出电压vO的脉冲变窄。

　　2．模拟声响发生器

　　由555定时器组成的多谐振荡器在电子门铃、电子琴等声响装置中应用十分广泛。例如，图2是由两个多谐振荡器构成的模拟声响发生器。左侧振荡器的振荡频率较低（整定元件为R11、R12、C1）比如2Hz；右侧的振荡器的振荡频率较高（整定元件为R21、R22、C2）比如为1kHz。由于低频振荡器的输出端3接到高频振荡器的复位端4，故当振荡器1的输出电压vO1为高电平时，振荡器2就振荡；当vO1为低电平时，振荡器2停止振荡，从而使扬声器便发出间歇声响。二个振荡器输出电压波形亦示意于图2。